La prochaine génération de GPU NVIDIA pourrait débarquer fin 2018

Avec des dies empilés, grâce à la technologie WoW de TSMC

En marge de la conférence TSMC Technology qui a été organisée au début de ce mois à Santa Clara, aux États-Unis, par le fabricant taïwanais de semi-conducteurs TSMC, l’entreprise américaine Cadence a effectué une série d’annonces en rapport avec les percées technologiques les plus récentes réalisées par son partenaire TSMC.

D’après Cadence, les travaux réalisés par TSMC pour la mise en œuvre de procédés de gravure en 5 nm (nanomètres) et 10 nm+ (ou 10 nm haute performance) seraient sur la bonne voie. Le fabricant de semi-conducteurs taïwanais devrait d’ailleurs être en mesure de proposer le 5 nm à ses différents partenaires dès le premier trimestre de l’année prochaine. Les puces pour mobiles et HPC devraient être les premières bénéficiaires de ces technologies de gravure une fois qu’elles seront arrivées à maturité.

Cadence a également confirmé que TSMC était résolu à mettre sur pied la première usine du monde dédiée au 3 nm à Taiwan, comme le fondeur l’avait annoncé l’année dernière, sans toutefois donner une date précise pour le lancement du projet.
Mais la révélation la plus importante faite par l’entreprise américaine concerne probablement la technologie « Wafer-on-Wafer » (WoW) sur laquelle le fondeur taïwanais travaillerait actuellement. Cette technologie devrait permettre d’empiler les dies de GPU ou de CPU afin de concevoir des puces 3D plus performantes dans un encombrement réduit, à l’image de ce que SK Hynix et AMD font déjà pour leurs mémoires HBM.

La technologie WoW permet à deux dies d’être réunis dans un « bloc unifié » et de communiquer par le biais d’un TSV (Thru Silicon Via). Ce procédé permettrait au moins de doubler le nombre d’unités de calcul ou de cœurs d’une puce, en supposant que les dies élémentaires des CPU ou des GPU qui la constituent sont identiques. On pourrait même imaginer des puces au format MCM (Multi-Chip-Module) constituées de plusieurs « blocs unifiés » qui utiliseraient un interposeur pour mettre en commun ces différents blocs. L’un des avantages de ce procédé est qu’il permet de se focaliser sur la conception des dies moins complexes et moins volumineux, ce qui pourrait contribuer à réduire de manière significative le taux de rebut dans la chaine de production.

Ce procédé permettrait d’induire l’augmentation exponentielle du nombre de cœurs ou d’unités de calcul présent sur une puce sans qu’aucun progrès technologique supplémentaire ne soit nécessaire (technologie de gravure améliorée par exemple) et donnerait la possibilité à des fabricants comme AMD ou NVIDIA de mettre au point des circuits graphiques plus performants à moindre coût. Il faut préciser qu’à l’inverse de systèmes comme le SLI de NVIDIA ou le CrossFire d’AMD, les processeurs exploitant cette technologie seront reconnus comme une seule entité.

Le problème qui se pose néanmoins avec cette technologie concerne d’une part la TDP des puces qui l’exploiteront et d’autre part la bande passante et la latence autorisées par les éléments utilisés pour l’interconnexion entre et au sein des « blocs unifiés ». Ces puces devront probablement voir la valeur de leur TDP abaissée, tout comme les fréquences et voltages qui leur sont appliqués, afin de rester fonctionnelles, à moins qu’un système de refroidissement novateur ne soit implémenté pour les refroidir correctement. D’un autre côté, on ne peut pas négliger le fait qu’une plus grande proximité entre les différents blocs unifiés d’une telle puce MCM permettrait d’obtenir des latences plus faibles, une bande passante plus élevée et un produit final moins énergivore.

Dans le cas où TSMC viendrait à confirmer cette information, WoW serait le troisième procédé 3D de fabrication de semi-conducteurs développé par cette entreprise, après CoWoS (chip-on-wafer-on-substrate) et InFO (integrated-fan-out). La technologie WoW devrait être incluse dans le panel de solutions proposées par le fondeur taïwanais dans le cadre de ce qui s’apparente à une offre baptisée SoIC (system on integrated chips).

Cette technologie pourrait éventuellement faire son apparition dans les prochains GPU de NVIDIA, sachant que ce fabricant de GPU et fidèle client de l’entreprise TSMC aurait prévu de lancer des circuits graphiques nouvelle génération pour les appareils mobiles d’ici la fin de cette année.

Dans la même rubrique

| 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | ... | 23 |

Actu en image